檢索結果：共10筆資料 檢索策略： "Hsiao-Chin Chen".ecommittee (精準) and ckeyword.raw="類比數位轉換器"
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
本論文實現兩個八位元超高速取樣之漸進式(SAR)類比數位轉換器(ADC)。主 要是以 SAR ADC 為基礎，為了提升 ADC 的操作速度，藉由骨牌式(Domino)操作 來減少比較器輸出至數位類比…
2
本論文探討十二位元之連續漸進式(SAR)類比數位轉換器(ADC)的設計與實現。這個ADC架構主要是以連續漸進式類比數位轉換器為基礎，為了提升取樣的操作速度，搭配使用次階式(Subrange)架構運作…
3
4
本論文探討一個使用背景校正技術之十四位元每秒二億五千萬次取樣雙通道時間交錯式類比數位轉換器。以管線化連續漸進式架構來說，第一級為主要的速度限制。為了緩解此問題，本論文使用次階式架構、二位元視窗切換技…
5
本論文著重在於在先進CMOS製程下，實現一個高速高解析度的類比數位轉換器(Analog-to-Digital Converter, ADC)，可以用於通訊與影像系統中。作者使用管線連續逼近式類比數位…
6
本論文實現兩個十位元高速取樣之漸進式(SAR)類比數位轉換器(ADC)。利用單次二位元輔助之架構來減少轉換週期，進而提升類比數位轉換器的操作速度。動態閂鎖電路(Dynamic latch)減少了比較…
7
本論文為探討離散型三角積分(Delta-Sigma-Modulation, DSM)類比數位轉換器的設計與實現。這個ADC架構主要是基於DSM的主體，再加入額外的循序漸進式(SAR)類比數位轉換電路…
8
本論文描述一個聲頻應用之二加一階混和強健式多級串接三角積分調變器，使用標準0.18μm互補式金氧半導體製程。和傳統的強健式多級串接三角積分調變器相比，本篇論文提出之混和式強健式多級串接三角積分調變器…
9
本論文提出一個採用電容校正技術之二十位元每秒十萬次取樣的混合式逐次漸進式類比數位轉換器。對於一個二十位元類比數位轉換器而言，雜訊與線性度分別為兩個主要的設計考量。對於雜訊而言，採用數字斜波類比數位轉…
10
本論文為探討一個音頻應用的離散型動態縮放類比數位轉換器的設計與實現。對 於音頻應用的類比數位轉換器而言，其需求為高解析度及低功耗，通常此領域較 常被拿來使用的架構為三角積分調變器。本論文所使用的架構…